Конструирование диагональных соединений в погоне за повышением быстродействия микросхем.

До сих пор полупроводниковая промышленность делала «правила Манхэттена» стандартом трассировки проводников, используемых для соединения элементов в микропроцессорах и чипах памяти. Как результат, на сегодняшний день почти во всех полупроводниковых чипах проводники расположены только по горизонтальной и вертикальной осям, а не по диагонали.

Между тем, современные интегральные микросхемы фактически трехмерные. Поэтому в системе компании Cadence в нескольких слоях проводники идут по диагонали, а в остальных расположены горизонтально и вертикально. Как и в обычных чипах, несколько уровней проводников отделены друг от друга слоями изолятора и соединены через специальные отверстия.

Компьютерные чипы относятся сегодня к числу наиболее сложных устройств. Уже сейчас число транзисторов в наиболее сложных микросхемах превысило число людей на планете, а средняя микросхема имеет в составе милю проводников, самый тонкий из которых составляет лишь несколько сотен атомов в ширину. Чтобы справиться с их проектированием, разработчики чипов используют специализированные языки программирования, напрямую отдающие распоряжения производственному оборудованию. По словам представителей компании Cadence, ее альтернативный конструкторский подход, называемый X Architecture, сможет справиться с растущей сложностью микросхем, существенно увеличивая скорость, эффективность и производительность нового поколения малых чипов.

В последнее время определились два основных потребителя разработок Cadence: Agere Systems, производитель сотовых телефонов нового поколения, и Teranetics, разработчик высокоскоростных сетевых устройств для корпоративных центров обработки данных. Компании сообщают о значительной экономии, особенно в потребляемой мощности, непосредственно вытекающей из того факта, что диагональная трассировка сокращает общую длину проводников в чипах.

Сторонники данной технологии утверждают, что с движением отрасли к следующему поколению производства микросхем (65 нанометров), методы, способствующие снижению их сложности, становятся решающими.

«Риски, связанные с получением образцов, резко увеличиваются», - говорит Гендель Джонс (Handel Jones), президент IBS, промышленной консалтинговой компании, расположенной в Лос-Гатос, Калифорния. «Будет приветствоваться все, что снижает риск», - утверждает он.

Однако есть и скептики. Инженеры компании Synopsys, конкурента Cadence, заявили о том, что они исследовали технологию Cadence и обнаружили, что ее производительность и энергоэффективность ниже заявленных.

Между тем, дизайнеры Cadence утверждают, что уверены в существовании преимуществ. «Математически ясно – если вы можете двигаться по диагонали, длина проводников будет меньше на 30%», - говорит Аки Фудзимура (Aki Fujimura), старший вице-президент Cadence, помогавший развивать технологию по Simplex Solutions, которую Cadence приобрела в 2002 году.

Тем не менее, он признает, что было сложно убедить промышленность использовать технологию.

Intel, крупнейший в мире производитель чипов, также отказался от разработок Cadence, предпочитая вкладывать средства в менее крупную фирму, Magma Design Automation. Хотя Cadence сейчас возглавляет бывший высокопоставленный руководитель Intel Майк Фистер (Mike Fister), управленческий состав Intel утверждает, что возможности Magma предоставляют преимущество во времени вывода нового изделия на рынок, что уводит на второй план все остальные соображения.

«Крупнейшая проблема Cadence может быть в большей степени культурной, нежели технической, - поясняет Г. Дэниэл Натчесон (G. Daniel Hutcheson), президент VLSI Technology, изучающей рынок полупроводников компании в Санта-Кларе, Калифорния, - Несмотря на то, что отрасль имеет репутацию инновационной, беспощадный темп прогресса в производстве микросхем, требующий новые системы каждые 18 месяцев, вынуждает инженеров с подозрением относиться к использованию любых альтернативных подходов».